課程資訊
課程名稱
服務學習甲
Service Learning (a) 
開課學期
111-1 
授課對象
電機工程學系  
授課教師
李建模 
課號
EE0004 
課程識別碼
901 001A0 
班次
15 
學分
0.0 
全/半年
半年 
必/選修
必修 
上課時間
 
上課地點
 
備註
電腦程式學習諮詢服務。
總人數上限:30人 
 
課程簡介影片
 
核心能力關聯
核心能力與課程規劃關聯圖
課程大綱
為確保您我的權利,請尊重智慧財產權及不得非法影印
課程概述

DIGITAL SYSTEM DESIGN INTRODUCTION
FUNDAMENTALS OF HARDWARE DESCRIPTION LANGUAGE
LOGIC DESIGN AT REGISTER TRANSFER LEVEL
LOGIC DESIGN WITH BEHAVIOR CODING, DESIGN VALIDATION
SYNTHESIZABLE CODING OF VERILOG
CODING STYLE AND VERIFICATION TOOL
SYNTHESIS TOOL USAGE
COMPLEXITY MANAGEMENT AND PERFORMANCE IMPROVEMENT
IMPLEMENTATION PROJECT: MIPS PROCESSOR 

課程目標
 
課程要求
PREREQUISITE:
SWITCH CIRCUITS AND LOGIC DESIGNS
ELECTRONICS

GRADING:
CAD LABS AND HOMEWORK 34%
MIDTERM EXAM 28%
FINAL PROJECT 30%
IMPRESSION (ATTENDANCE AND ATTITUDE) 8% 
預期每週課後學習時數
 
Office Hours
 
參考書目
MAIN:
COURSE SLIDES.

FOR REFERENCE:
"ADVANCED DIGITAL DESIGN WITH THE VERILOG HDL," BY M. D. CILETTI, PRENTICE HALL, 2003. 
指定閱讀
 
評量方式
(僅供參考)
   
課程進度
週次
日期
單元主題
無資料