課程資訊
課程名稱
交換電路與邏輯設計
Switching Circuit and Logic Design 
開課學期
107-1 
授課對象
電機工程學系  
授課教師
江介宏 
課號
EE2012 
課程識別碼
901 32300 
班次
03 
學分
3.0 
全/半年
半年 
必/選修
必修 
上課時間
星期四8(15:30~16:20)星期五8,9(15:30~17:20) 
上課地點
電二144電二144 
備註
本系優先。
總人數上限:60人 
Ceiba 課程網頁
http://ceiba.ntu.edu.tw/1071LD_03 
課程簡介影片
 
核心能力關聯
核心能力與課程規劃關聯圖
課程大綱
為確保您我的權利,請尊重智慧財產權及不得非法影印
課程概述

「交換電路與邏輯設計」課程將介紹如何以「開關」(switch)作為實現布林邏輯與設計數位電路之基本元件,並介紹如何有系統地優化交換電路(switching circuit)。

課程內容包括:
Introduction
- Number Systems and Conversion
Boolean Algebra and its Applications
- Combinational Logic Design and its Minimization
- Karnaugh Maps and Two-Level Logic Minimization
- Multi-Level Gate Circuits
- Combinational Circuit Design
- Multiplexers, Decoders, and Programmable Logic Decices
Sequential Logic Design and its Minimization
- Latches and Flip-Flops
- Registers and Counters
- Analysis of Clock Sequential Circuits
- Derivation of State Graphs and Tables
- Reduction of State Tables
- Sequential Circuit Design
- Circuits for Arithmetic Operations
Hardware Description Language: Verilog (basics)


本課程為電機系聯合授課課程
課程網址: https://sites.google.com/view/scld-2018-fall
歡迎同學多加利用 

課程目標
數位系統在我們的日常生活中無所不再,「交換電路與邏輯設計」課程將帶領同學們進入「零」與「壹」的世界,了解二元邏輯如何能勝任所有的計算工作。

本課程將提供其他進階課程﹝如「數位積體電路設計」、「電子設計自動化導論」、「計算機組織與架構」、「邏輯合成與驗證」、「積體電路測試」等課程﹞之入門知識。 
課程要求
無預修科目 
預期每週課後學習時數
 
Office Hours
 
參考書目
待補 
指定閱讀
C. H. Roth Jr. Fundamentals of Logic Design, 7th Edition, Cengage Learning, 2013  
評量方式
(僅供參考)
   
課程進度
週次
日期
單元主題
第1週
9/13,9/14  §1 Introduction, Number Systems and Conversion  
第2週
9/20,9/21  §2 Boolean Algebra  
第3週
9/27,9/28  §3 Boolean Algebra (Continued)  
第4週
10/04,10/05  §4 Applications of Boolean Algebra  
第5週
10/11,10/12  §5 Karnaugh Maps, §7 Multi-Level Gate Circuits  
第6週
10/18,10/19  §7 Multi-Level Gate Circuits; (10/19) Quiz 1 (§1 ~ §4)  
第7週
10/25,10/26  §8 Combinational Circuit Design (skip Fig. 8-12 and 8-14)  
第8週
11/01,11/02  §9 Multiplexers, Decoders, and Programmable Logic Devices (skip §9.7)  
第9週
11/08,11/09  (11/08) Review Session; (11/09) Midterm Exam (§1~§9)  
第10週
11/15,11/16  (11/15) University Anniversary - no lecture; (11/16) Combinational Circuit Design Using Altera Quartus II (held by TA)  
第11週
11/22,11/23  §11 Latches and Flip-Flops; §12 Registers and Counters  
第12週
11/29,11/30  §12 Registers and Counters; §13 Analysis of Clocked Sequential Circuits  
第13週
12/06,12/07  (12/06) §13 Analysis of Clocked Sequential Circuits; (12/07) Sequential Circuit Design Using Altera Quartus II (held by TA)  
第14週
12/13,12/14  §14 Derivation of State Graphs and Tables (skip Examples 2, 3 of §14.3)  
第15週
12/20,12/21  §15 Reduction of State Table (§15.1 ~ §15.3); (12/21) Quiz 2 (§11 ~ §13) 
第16週
12/27,12/28  §16 Sequential Circuit Design (§16.1 ~ §16.4)  
第17週
1/03,1/04  Advanced Topics  
第18週
01/10, 01/11  (01/10) Review Session; (01/11) Final Exam