週次 |
日期 |
單元主題 |
第1週 |
|
Course Info./ CH1 Introduction |
第2週 |
|
Ch 3 Boolean Algebra (cont’d)
|
第3週 |
|
Ch 4 Application of Boolean Algebra
|
第4週 |
|
Ch 5 Karnaugh Maps |
第5週 |
|
Ch 7 Multi-Level Gate Circuits
|
第6週 |
|
QUIZ#1;
Ch 8 Comb. Ckt Design (skip 8.1, 8.2)
|
第7週 |
|
Ch 9 Multiplexers Decoders and PLD
(skip 9.7) 10/28 1:20pm-3:10pm
|
第8週 |
|
11/4 出國
Verilog 3:30-6:00pm |
第9週 |
|
11/11 no class ; 11/12 midterm |
第10週 |
|
CH11 Lastes and FF |
第11週 |
|
Ch 12 Registers and Counters |
第12週 |
|
Ch 13 Analysis of Clock Sequential Ckts
|
第13週 |
|
Ch 14 Derivation of State Graphs and Tables (Skip examples 2 and 3 in Sec. 14.3)
|
第14週 |
|
Ch 15 Reduction of State Tables (15.1,2) |
第15週 |
12/23 |
Quiz #2; Ch 16 Sequential Ckt Design (16.1 to 16.4)
|
第16週 |
|
Ch 18 Circuit for Arithmetic Operation (18.1, 18.2) |
第17週 |
|
review |
第18週 |
|
fianl exam |