|
課程名稱 |
積體電路設計
Integrated Circuit Design |
|
開課學期 |
100-2 |
|
授課對象 |
電機資訊學院 電機工程學系 |
|
授課教師 |
盧奕璋 |
|
課號 |
EE3020 |
|
課程識別碼 |
901 40500 |
|
班次 |
|
|
學分 |
3 |
|
全/半年 |
半年 |
|
必/選修 |
選修 |
|
上課時間 |
星期五2,3,4(9:10~12:10) |
|
上課地點 |
電二145 |
|
備註 |
總人數上限：40人 |
|
Ceiba 課程網頁 |
http://ceiba.ntu.edu.tw/1002ICD |
|
課程簡介影片 |
|
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
|
課程大綱
|
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
|
課程概述 |
1. Introduction
2. Fabrication
3. Layout Rules
4. Devices
5. Speed
6. Power
7. Wire
8. Gates
9. Sequencing
10. CAD Tools
11. Datapath
12. Memories
13. Packaging
14. Reliability
15. Testing |
|
課程目標 |
本課程內容主要為CMOS積體電路設計與佈局之介紹，選修本課程同學將習得積體電路設計的基本技術。 |
|
課程要求 |
預修課程
電子學 (I)(II)(III)
交換電路與邏輯設計
|
|
預期每週課後學習時數 |
|
|
Office Hours |
另約時間 |
|
參考書目 |
E. Brunvand, Digital VLSI Chip Design with Cadence and Synopsys CAD Tools, Addison-Wesley, 2010.
|
|
指定閱讀 |
N. Weste and D. Harris, Integrated Circuit Design, 4th Ed., Pearson, 2011.
|
|
評量方式
(僅供參考) |
|
No. |
項目 |
百分比 |
說明 |
|
1. |
期末考 |
30% |
|
2. |
期中考 |
30% |
|
3. |
作業 |
40% |
5*8% |
|
|
週次 |
日期 |
單元主題 |
|
第1週 |
2/24 |
Introduction/Fabrication |
|
第2週 |
3/02 |
Layout Rules/Devices - I |
|
第3週 |
3/09 |
Devices - II |
|
第4週 |
3/16 |
Devices - III/CAD Tools - I/Speed - I (20120316_H1c.pdf 移除 請參考20120316_H1d.pdf) |
|
第5週 |
3/23 |
Speed - II (CIC-CIS-_2005_TR01_VP1.pdf 線上參考用 不需列印 屬管制文件 請勿轉寄) |
|
第6週 |
3/30 |
Speed - III/Power/Wire - I |
|
第7週 |
4/06 |
Holiday |
|
第8週 |
4/13 |
Wire - II/Gates - I |
|
第9週 |
4/20 |
Gates - II (刪除 20120420_H3a.pdf 請改下載 20120420_H3b.pdf) |
|
第10週 |
4/27 |
Midterm |
|
第11週 |
5/04 |
Sequencing - I |
|
第12週 |
5/11 |
Sequencing - II (trafficlight.tar.gz 是作業用的檔案, example.tar.gz 是給大家參考的範例) trafficlight.tar.gz 上傳時間 2012/05/11 1:30 PM 之前已下載舊版同學 請重新下載新版 |
|
第13週 |
5/18 |
CAD Tools - II |
|
第14週 |
5/25 |
Datapath - I trafficlight.tar.gz 為更改過.tcl的檔案 請下載此版本 |
|
第15週 |
6/01 |
Datapath - II |
|
第16週 |
6/08 |
Memories/Packaging |
|
第17週 |
6/15 |
Reliability/Testing |
|
第18週 |
6/22 |
Fianl Exam |
|