課程資訊
課程名稱
積體電路設計
Integrated Circuit Design 
開課學期
108-2 
授課對象
學程  全電化都會運輸系統基礎技術學分學程  
授課教師
盧奕璋 
課號
EE3020 
課程識別碼
901 40500 
班次
 
學分
3.0 
全/半年
半年 
必/選修
選修 
上課時間
星期三7,8,9(14:20~17:20) 
上課地點
電二229 
備註
全電化運輸學程-核心
總人數上限:60人 
Ceiba 課程網頁
http://ceiba.ntu.edu.tw/1082_DICD 
課程簡介影片
 
核心能力關聯
核心能力與課程規劃關聯圖
課程大綱
為確保您我的權利,請尊重智慧財產權及不得非法影印
課程概述

無數位化教學

1. Fabrication
2. Layouts
3. Devices
4. Speed
5. Power
6. Wires
7. Scaling, Reliability, Variability
8. Gates
9. Sequencing
10. Verilog-HDL
11. Datapath
12. Memory
13. Test
14. Methodology
15. Clock/power Distribution 

課程目標
數位積體電路設計之理論基礎與工具使用 
課程要求
預修課程
1. 電子學 (I)
2. 交換電路與邏輯設計 
預期每週課後學習時數
 
Office Hours
 
參考書目
TBA 
指定閱讀
TBA 
評量方式
(僅供參考)
 
No.
項目
百分比
說明
1. 
Exam (1) 
33% 
第8週 
2. 
Exam (2) 
33% 
第16週 
3. 
Homework+Final Project 
34% 
 
 
課程進度
週次
日期
單元主題
第1週
3/04  Layout (開啟密碼 1082dicd) 
第2週
3/11  +1, Flow, Speed (1) 
第3週
3/18  Speed (2) 
第4週
3/25  +1, Device, Speed (3) 
第5週
4/01  Speed (4) 
第6週
4/08  +1, Gate/Wire 
第7週
4/15  Sequencing (1) 
第8週
4/22  Exam (1) 
第9週
4/29  Verilog-HDL 
第10週
5/06  +1, Sequencing (2) 
第11週
5/13  Sequencing (3)/ Adders 
第12週
5/20  +1, Datapath (1) 
第13週
5/27  Datapath (2) 
第14週
6/03  +1, Datapath (3) 
第15週
6/10  Memory (考試範圍不包含20200610_L11_Cktfamilies.pdf) 
第16週
6/17  Exam (2) 
第17週
6/24  Rescheduled to 3/11, 3/25, 4/08 
第18週
7/01  Rescheduled to 5/06, 5/20, 6/03