課程資訊
課程名稱
數位系統設計
Digital System Design 
開課學期
99-2 
授課對象
電機資訊學院  電機工程學系  
授課教師
吳安宇 
課號
EE4041 
課程識別碼
901 43500 
班次
 
學分
全/半年
半年 
必/選修
選修 
上課時間
星期三6,7,8(13:20~16:20) 
上課地點
電二146 
備註
總人數上限:40人 
 
課程簡介影片
 
核心能力關聯
核心能力與課程規劃關聯圖
課程大綱
為確保您我的權利,請尊重智慧財產權及不得非法影印
課程概述

Digital System Design Introduction
Fundamentals of Hardware Description Language
Logic Design at Register Transfer Level
Logic Design with Behavior Coding, Design Validation
Synthesizable Coding of Verilog
Coding Style and Verification Tool
Synthesis Tool Usage
Complexity Management and Performance Improvement
Implementation Project: MIPS Processor 

課程目標
Basics:
Basic overview of digital systems
Front-end cell-based design flow, theory & practice
Refinement and improvement issues for digital systems

Presentation:
Implementation project
Peer competetion for advanced design features
Oral presentation 
課程要求
Prerequisite:
Switch circuits and logic designs
Electronics

Grading:
CAD Labs and Homework 34%
Midterm Exam 28%
Final Project 30%
Impression (Attendance and Attitude) 8%
 
預期每週課後學習時數
 
Office Hours
 
參考書目
Textbook: Main:
Course slides.

For reference:
"Advanced Digital Design with the Verilog HDL," by M. D. Ciletti, Prentice Hall, 2003.  
指定閱讀
 
評量方式
(僅供參考)
   
課程進度
週次
日期
單元主題
無資料