課程名稱 |
電子電路設計 Electronic Circuit Design |
開課學期 |
108-1 |
授課對象 |
電機資訊學院 電機工程學系 |
授課教師 |
曹恒偉 |
課號 |
EE4036 |
課程識別碼 |
901 40400 |
班次 |
|
學分 |
3.0 |
全/半年 |
半年 |
必/選修 |
選修 |
上課時間 |
星期二8,9(15:30~17:20)星期四6(13:20~14:10) |
上課地點 |
電二146電二146 |
備註 |
總人數上限:50人 |
Ceiba 課程網頁 |
http://ceiba.ntu.edu.tw/1081EE4036_ecd |
課程簡介影片 |
|
核心能力關聯 |
核心能力與課程規劃關聯圖 |
課程大綱
|
為確保您我的權利,請尊重智慧財產權及不得非法影印
|
課程概述 |
本課程以一學期時間,介紹CMOS積體化混合及類比電路之基本構成單元之特性及設計理念.電路設計時多方因素彼此之間互相的trade-off關係是考量重點.本課程設計主旨為橋接基本電子學及更專精之類比IC及混合模式積體化電路系統的課程. |
課程目標 |
1.複習並強化電子學所習得之基本電路單元的特性及應用;
2.認識CMOS元件微小化對於基本電路單元之影響;
3.學習基本混合及類比電路之基本構成單元的設計; |
課程要求 |
1.出席上課,並研讀教材;
2.平時作業(含電路模擬);
3.期中考;
4.期末報告或考試;
|
預期每週課後學習時數 |
|
Office Hours |
另約時間 |
指定閱讀 |
B.Razavi:Design of Analog CMOS Integrated Circuits,2nd Edition. |
參考書目 |
待補 |
評量方式 (僅供參考) |
|
週次 |
日期 |
單元主題 |
第1週 |
9/10,9/12 |
1.Introduction; 2.Basic MOS Device Characteristics |
第2週 |
9/17,9/19 |
Basic MOS Device Characteristics |
第3週 |
9/24,9/26 |
Single Stage Amplifiers--CS(with various types of loads)Circuits |
第4週 |
10/01,10/03 |
Single Stage Amplifiers--SF and CG circuits;LTspice introduction |
第5週 |
10/08,10/10 |
(10/10 國慶日放假) |
第6週 |
10/15,10/17 |
Single Stage Amplifiers--cascode circuits;
Differential Amplifier |
第7週 |
10/22,10/24 |
Differential Amplifier--Gilbert Cell; Current Mirror Circuits |
第8週 |
10/29,10/31 |
Current Mirror Circuits;Active Current Mirrors |
第9週 |
11/05,11/07 |
Active Current Mirrors;Biasing Techniques |
第10週 |
11/12,11/14 |
Frequency Response of Basic Amplifier Circuits |
第11週 |
11/19,11/21 |
(Mid-Term Test);Frequency Response |
第12週 |
11/26,11/28 |
Frequency Response; How to Use LT Spice(11/26) |
第13週 |
12/03,12/05 |
Review of ZVTC method; Introduction to Negative Feedback |
第14週 |
12/10,12/12 |
Negative Feedback Amplifiers-Ideal Models and Practical Difficulties (1) |
第15週 |
12/17,12/19 |
Negative Feedback Amplifier with loading effects; OP AMP Introduction |
第16週 |
12/24,12/26 |
One- and Two-stage CMOS OP AMP Circuit Topology & Design |
第17週 |
12/31,1/02 |
Gain Boosting Techniques;Common-Mode Feedback Design;Slew Rate Limitations |
|