課程資訊
課程名稱
電腦輔助積體電路系統設計
Computer-aided Vlsi System Design 
開課學期
102-1 
授課對象
電機資訊學院  電機工程學研究所  
授課教師
盧奕璋 
課號
EEE5022 
課程識別碼
943 U0240 
班次
 
學分
全/半年
半年 
必/選修
選修 
上課時間
星期三2,3,4(9:10~12:10) 
上課地點
電二229 
備註
總人數上限:80人 
Ceiba 課程網頁
http://ceiba.ntu.edu.tw/1021CVSD 
課程簡介影片
 
核心能力關聯
核心能力與課程規劃關聯圖
課程大綱
為確保您我的權利,請尊重智慧財產權及不得非法影印
課程概述

Computer-Aided VLSI System Design 

課程目標
Verilog, Synthesis, DFT/ATPG, Static Timing Analysis, FPGA, Placement and Routing, DRC/LVS, Verification 
課程要求
9 Labs, 6 Homework Assignments, 1 Midterm, 1 Group Final Project 
預期每週課後學習時數
 
Office Hours
 
參考書目
TBA 
指定閱讀
TBA 
評量方式
(僅供參考)
 
No.
項目
百分比
說明
1. 
Lab 
10% 
9 Labs, each 1% Extra 1% if you complete all 9 Labs 
2. 
Homework 
40% 
Homework 1~6 (HW#3 10%; others 6% each) 
3. 
Project 
25% 
results 15%; report 10% 
4. 
Midterm 
25% 
12.5% written; 12.5% computer-based 
 
課程進度
週次
日期
單元主題
第01週
2013/09/11  Introduction; Lab0 
第02週
2013/09/18  Verilog-HDL (1/4) 
第03週
2013/09/25  Verilog-HDL (2/4); Lab1 
第04週
2013/10/02  Verilog-HDL (3/4) 
第05週
2013/10/09  Verilog-HDL (4/4); Lab2 
第06週
2013/10/16  Synthesis (1/2) 
第07週
2013/10/23  Synthesis (2/2); Lab3 
第08週
2013/10/30  DFT/ATPG; Lab4 
第09週
2013/11/06  Midterm 
第10週
2013/11/13  Static Timing Analysis; Lab5 
第11週
2013/11/20  FPGA (FPGA_Lab.v 僅為上課demo用 本週無Lab) 
第12週
2013/11/27  Placement; Lab6 
第13週
2013/12/04  Routing; Lab7 
第14週
2013/12/11  DRC/LVS; Lab8 
第15週
2013/12/18  Verification; Lab9 
第16週
2013/12/25  Project Presentation (1/2) 
第17週
2014/01/01  Holiday 
第18週
2014/01/08  Project Presentation (2/2)